变压器10%的误差太大了点吧，变压器采用机械研磨误差没那么大。

     匝数多可以提高一点电感量，可以让负载时的频率辐射低些，当然，你也可以把EFD15的匝数减少些，但EMC的处理就和EPC13一样需特别注意布线。

     从08年市场上推出PSR原边反馈方案到现在我一直都有在用此方案设计产品，回顾看看，市场上也出现了很多不同品牌的PSR方案，但相对以前刚推出的PSR控制IC 来说，有因市场反映不良而不断改进的部分，但也有因为恶性竞争而COST DOWN的部分。主要讲讲COST DOWN的部分。

　因受一些品牌在IC封装工艺上的专利限制，所以目前大部分的内置MOS的IC(不仅是PSR控制IC，也包括PWM 控制IC)采用的是在基板上置入控制晶圆和MOS晶圆，之间用金线作跳线连接，这样就有2个问题产品了：

1. 金线带来的EMC辐射。

2. 研制控制晶圆的公司可以自己控制控制晶圆的成本，但MOS晶圆一般采用的从MOS晶圆生产上购买，这样一来，MOS晶圆的成本控制也成为IC成本控制的案上肉。

辐射可以采用优化设计来控制。

但MOS晶圆的COST DOWN的路径来源于降低其VDS的耐压，目前已有很多不同品牌的IC将VDS为650V的内置MOS降到620~630V，甚至560~600V。

这样一来，只控制漏感降低VDS峰值电压是不够的，所以还需为VDS保留更大的电压应力余量。

下面再以EPC13为实例，讲讲优化设计后的变压器设计。

　　方法同上……

　　先计算出次级，

    因考虑到输出飞线套铁氟龙套管或输出线与BOBBIN PIN位交叉，所以需预留1匝空间，得，次级匝数为：6.8/0.6-1=10.3，取10Ts.

   再计算初级匝数，因考虑到为MOS管留更大的电压应力余量，所以反射电压取之前的75%

   得：(Vout+VF)*n<100*75%,输出5V/1A,采用2A/40V的肖特基即可，2A/40V的肖特基其VF值一般为0.55V。

　　代入上式得：n<13.51,取13.5，得NP=10*13.5=135Ts.

　　代入上式验证(5+0.55)*(135/10)=74.925<75,成立。

　　确定NP=135Ts.

　　下面再计算反馈匝数，依然取反馈电压为15V，得，15/(5+0.55)*10=27Ts.

   PSR电路一般OCP设计的不是很大，一般在120%左右，如果你测试是是以输入AC90/50Hz(没打错，不是60Hz哦)，输出帯载到1.2A刚好出现一点饱和，实际烧机1.0A是不会饱和的，你可以试试，实际烧机后的OCP会在110%左右。

      把这个波形在示波器上拉宽，看那条上升的斜线，那是电流上升的波形，要保持是一条缓慢上升的斜线，如果在顶端出现突然上升，说明变压器有饱和迹象。

     当然，变压器有一点饱和迹象，在实际中是可以长期烧机的，但因为电流突然上升会测试较强的辐射噪音，所以要控制到变压器不饱和为佳。

     但，不饱和就得再研磨CORE，降低电感量，但CORE研磨多了，气隙大了，漏感和涡流也会增大，同样会影响EMC噪音，所以把CORE研磨到零界饱和点是最佳取舍方式。